日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年12月26日

出 願 番 号

Application Number:

特願2002-376214

[ST.10/C]:

[JP2002-376214]

出 願 人 Applicant(s):

株式会社東芝

2003年 4月11日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

APB0240211

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/00

【発明の名称】

ステンシルマスク及びマスク形成用基板並びにステンシ

ルマスクの製造方法及びマスク形成用基板の製造方法

【請求項の数】

17

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝

横浜事業所内

【氏名】

柴田 武

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝

横浜事業所内

【氏名】

須黒 恭一

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100083161

【弁理士】

【氏名又は名称】

外川 英明

【電話番号】

(03)3457-2512

【手数料の表示】

【予納台帳番号】

010261

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】 要約書

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 ステンシルマスク及びマスク形成用基板並びにステンシルマスクの製造方法及びマスク形成用基板の製造方法

【特許請求の範囲】

【請求項1】 第1の領域及び第2の領域を有し、前記第1の領域には選択的に 設けられた第1の開口を備えた導電性薄膜と、

この導電性薄膜の一方の面の前記第2の領域に対応する領域に形成された絶縁 膜と、

この絶縁膜を介して前記導電性薄膜の第2の領域に対応する領域に形成された 導電性支持部と、

前記絶縁膜に選択的に設けられた第2の開口の内部と、前記導電性薄膜又は前記導電性支持部の前記第2の開口に対応する領域に設けられた第3の開口の内部に設けられ、前記導電性薄膜と前記導電性支持部とを電気的に接続する導電部材とを備えたステンシルマスク。

【請求項2】 前記導電部材の電気伝導率は、前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも高いことを特徴とする請求項1に記載のステンシルマスク。

【請求項3】 開口部を備えた導電性薄膜と、

この導電性薄膜の一方の面に形成し、内部に前記導電性薄膜の一方の面に達す る凹部を備えた導電性支持部と、

この導電性支持部と前記導電性薄膜との間に形成された絶縁膜と、

前記凹部の表面に形成された前記導電性薄膜及び前記導電性支持部の個々の電 気伝導率よりも電気伝導率が高い導電部材とを備えたステンシルマスク。

【請求項4】 第1の領域及び第2の領域を有し、前記第1の領域には被処理基板に粒子又は電磁波を通過させる選択的に設けられた第1の開口と、前記第2の領域に選択的に設けられた第2の開口部とを備えた導電性薄膜と、

この導電性薄膜の一方の面の前記第2の開口部を除く前記第2の領域に対応する領域に形成された絶縁膜と、

前記第2の開口部に埋め込まれた前記導電性薄膜よりも電気伝導率が高い導電

部材と、

前記絶縁膜及び前記導電部材の一方の面に形成された導電性支持部とを備えた ステンシルマスク。

【請求項5】 所定のパターンを構成する開口部が形成された導電性薄膜と、

この導電性薄膜の一方の面の前記開口部の周縁に、所定の距離を離間してそれ ぞれリング状に形成された第1及び第2の絶縁膜と、

この第1及び第2の絶縁膜の一方の面にそれぞれリング状に形成された第1及 び第2の導電性支持部と、

前記導電性薄膜の一方の面であって、前記第1の絶縁膜と前記第2の絶縁膜と の間に形成された前記導電性薄膜並びに前記第1及び第2の導電性支持部の個々 の電気伝導率よりも電気伝導率が高い第1の導電部材と、

前記第2の導電性支持部の側面と対向する前記第1の導電性支持部の側面及び 前記第1の導電性支持部の側面と対抗する前記第2の導電性支持部の側面に形成 された前記導電性薄膜並びに前記第1及び第2の導電性支持部の個々の電気伝導 率よりも電気伝導率が高い第2の導電部材とを備えたステンシルマスク。

【請求項6】 前記導電性薄膜及び前記導電性支持部はシリコンからなることを 特徴とする請求項1乃至請求項5のいずれか1項に記載のステンシルマスク。

【請求項7】 前記導電部材はタングステンからなることを特徴とする請求項1 乃至請求項5のいずれか1項に記載のステンシルマスク。

【請求項8】 前記導電部材の表面にシリコン又はシリコン化合物が形成されていることを特徴とする請求項1乃至請求項7のいずれか1項に記載のステンシルマスク。

【請求項9】 所定のパターンを構成する開口部が形成されたシリコン薄膜と、 このシリコン薄膜の一方の面の前記開口部の周縁に、所定の距離を離間してそれぞれリング状に形成された第1及び第2の絶縁膜と、

この第1及び第2の絶縁膜の一方の面にそれぞれリング状に形成された第1及 び第2のシリコン支持部と、

前記シリコン薄膜の一方の面であって、前記第1の絶縁膜と前記第2の絶縁膜 との間に形成された第1のシリサイドと、

前記第2のシリコン支持部の側面と対向する前記第1のシリコン支持部の側面 及び前記第1のシリコン支持部の側面と対抗する前記第2のシリコン支持部の側 面に形成された第2のシリサイドとを備えたステンシルマスク。

【請求項10】 第1の領域及び第2の領域を有した導電性薄膜と、

この導電性薄膜の一方の面の前記第2の領域に対応する領域に形成された絶縁 膜と、

この絶縁膜を介して前記導電性薄膜の第2の領域に対応する領域に形成された 導電性支持部と、

前記絶縁膜に選択的に設けられた第1の開口の内部と、前記導電性薄膜又は前記導電性支持部の前記第1の開口に対応する領域に設けられた第2の開口の内部に設けられ、前記導電性薄膜と前記導電性支持部とを電気的に接続する導電部材とを備えたマスク形成用基板。

【請求項11】 前記導電部材の電気伝導率は、前記導電性薄膜及び前記導電性 支持部の個々の電気伝導率よりも電気伝導率が高いことを特徴とする請求項10 に記載のマスク形成用基板。

【請求項12】 導電性薄膜と、

この導電性薄膜の一方の面に形成し、内部に前記導電性薄膜の一方の面に達する凹部を備えた導電性支持部と、

この導電性支持部と前記導電性薄膜との間に形成された絶縁膜と、

前記凹部の表面に形成された前記導電性薄膜及び前記導電性支持部の個々の電 気伝導率よりも電気伝導性率が高い導電部材とを備えたマスク形成用基板。

【請求項13】 開口部とを備えた導電性薄膜と、

この導電性薄膜の一方の面の前記開口部を除く領域に形成された絶縁膜と、前記開口部に埋め込まれた前記導電性薄膜よりも電気伝導率が高い導電部材と

前記絶縁膜及び前記導電部材の一方の面に形成された導電性支持部とを備えたマスク形成用基板。

【請求項14】 基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第1の領域及び第2の領域を有した薄膜を備えたSOI基板の前記薄膜

の第1の領域に所定のパターンを構成する開口部を形成する開口形成工程と、

前記薄膜の第1の領域に対応する領域の前記基板を除去し、前記薄膜の第2の 領域に対応する領域の一部の前記基板を除去し、支持部を形成する支持部形成工 程と、

前記支持部形成工程によって露出した前記絶縁膜を除去する絶縁膜除去工程と

前記基板を除去した第2の領域に前記基板及び前記薄膜の個々の電気伝導率より電気伝導率が高い導電部材を埋め込む導電部材埋込工程とを備えたステンシルマスクの製造方法。

【請求項15】 基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第1及び第2の領域を有した薄膜を備えたSOI基板の前記薄膜の第1の領域に所定のパターンを構成する第1の開口部及び前記薄膜の第2の領域に第2の開口部を形成する開口形成工程と、

前記第1の領域に対応する前記基板を除去し、支持部を形成する支持部形成工程と、

前記支持部形成工程によって露出した前記絶縁膜を除去する絶縁膜除去工程と

前記薄膜の第2の開口部に前記基板及び薄膜の個々の電気伝導率より電気伝導 率が高い導電部材を埋め込む工程とを備えたステンシルマスクの製造方法。

【請求項16】 基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第1及び第2の領域を有した薄膜を備えたSOI基板の前記基板の前記第2の領域に対応する領域に前記絶縁膜が露出する凹部を形成する凹部形成工程と、

前記凹部形成工程によって露出した絶縁膜を除去する絶縁膜除去工程と、

前記凹部に前記基板及び前記薄膜の個々の電気伝導率より電気伝導率が高い導 電部材を埋め込む導電部材埋込工程とを備えたマスク作成用基板の製造方法。

【請求項17】 基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第1及び第2の領域を有した薄膜を備えたSOI基板の前記薄膜の第2の領域に前記絶縁膜が露出する凹部を形成する凹部形成工程と、

前記凹部形成工程によって露出した絶縁膜を除去する絶縁膜除去工程と、

前記凹部に前記基板及び前記薄膜の個々の電気伝導率より電気伝導率が高い導電部材を埋め込む導電部材埋込工程とを備えたマスク作成用基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体プロセスに用いるステンシルマスク及びその製造方法に関する。

[0002]

【従来の技術】

半導体装置の製造工程において、同一基板内にチャネルの導電型が異なるMOSFET (Metal Oxide Semiconductor Field Effect Transistor)、又は閾値電圧の異なるMOSFET を作成する工程において、ウェル又はチャネル、ポリシリコンに対する不純物イオン注入の際に、開口部を有するステンシルマスクを半導体基板の上方に一定の距離だけ離して設置し、イオン注入を行う方法がある。

[0003]

他にもステンシルマスクは被処理基板に作用させる粒子や電磁波(電子、イオン等の荷電粒子、原子、分子、中性子等の中性粒子、光、X線等の電磁波)を形成するために用いられる。

[0004]

半導体プロセスにおけるステンシルマスクは、一般にSOI (Silicon On Insulator) 基板100から図10に表わす製造工程によって 形成される。以下、ステンシルマスクの製造工程を説明する。

[0005]

図10(a)はSOI基板100である。SOI基板100は、例えばシリコン基板101に酸素イオンを注入後、高温でアニールする。シリコン基板101の上面から数十から数百nm深さにシリコン酸化膜102が形成される。シリコン酸化膜102上にはシリコン薄膜103が形成されている。

[0006]

次に、図10(b)に示すようにシリコン薄膜103上面にレジスト(図示せず)を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜103を異方性エッチングする。シリコン薄膜103に開口部104を形成後、不要になったレジストを除去する。

[0007]

次に、図10(c)に示すようにシリコン基板101の裏面にレジスト(図示せず)を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板101をKOH等による薬液処理によって、パターン形成されたレジストがマスクとなってレジストが形成されていないシリコン基板101が除去されて支持部を形成する。その後、不要になったレジストを除去する。

[0008]

次に図10(d)に示すように、図10(c)の工程によって露出したシリコン酸化膜102を裏面からフッ酸等による薬液処理によってシリコン酸化膜102を除去する。

[0009]

このようにシリコン薄膜103に開口部104が形成されたステンシルマスク105を形成することができる。

[0010]

半導体装置の製造工程においては半導体基板106へのイオン注入等の際にこの開口部104が形成されたステンシルマスク105が用いられる。

[0011]

図11(a)に示すように、半導体基板106の目的のイオン注入領域107 上にステンシルマスク105の開口部104が現れるようにステンシルマスク105を設置する。

[0012]

次に、図11(b)に示すように、ステンシルマスク105の上方から不純物 イオン108を注入する。半導体基板106のイオン注入領域107は、ステン

シルマスク105の開口部104を通してイオン108が注入される。一方、非 注入領域上は開口部104が存在しないため、イオン108はステンシルマスク 105によって遮断される。

[0013]

このようにステンシルマスク105はイオンの遮断を繰り返すことによって、 遮断したイオンの電荷が蓄積され、ステンシルマスクが帯電するというチャージ アップが問題になる。

[0014]

前述したステンシルマスク105は、開口パターンが形成されたシリコン薄膜103と、このシリコン薄膜103を支持する支持部101と、シリコン薄膜103と支持部101の間にある絶縁膜であるシリコン酸化膜とから構成されている。

[0015]

したがって、このステンシルマスク105の電気伝導性は悪いので、ステンシ ルマスクに蓄積する電荷は多くなってしまう。

[0016]

半導体基板に注入される荷電粒子はステンシルマスクの上方の荷電粒子注入源からステンシルマスクの開口部を通して半導体基板に注入されるが、チャージアップされたステンシルマスクの蓄積電荷によって、上方から(垂直に)注入された荷電粒子の軌道が曲げられてしまう。この軌道の変化によって、半導体基板に形成されるべき所定の注入領域とずれて半導体基板に荷電粒子が注入されてしまう。

[0017]

また、半導体基板に荷電粒子を注入するために、チャージアップされたステンシルマスクを半導体基板に近づけると静電気力によってステンシルマスクのシリコン薄膜が変形してしまうという問題もある。

[0018]

このようなチャージアップによるステンシルマスクに与える影響を回避するために、第1の方法ではステンシルマスクの表面を電気伝導性の高い金属膜で被覆

する方法がある(例えば、特許文献1参照。)。

[0019]

電気伝導性が高い金属膜で被覆するのでチャージアップされた電荷は短時間で 逃がすことができ、電荷の蓄積時間が短い。よって、蓄積電荷による注入される 荷電粒子の軌道を曲げの影響を抑えることができる。

[0020]

また、第2の方法ではシリコン薄膜と支持部との間に形成された絶縁膜に代えて、電気伝導性の高い導電体膜とする方法がある(例えば、特許文献2参照。)

[0021]

【特許文献1】

特開平6-244091号公報(第1図)

【特許文献2】

特開平4-216613号公報(第1図)

[0022]

【発明が解決しようとする課題】

しかし、前述の第1の方法によると、金属膜を被覆したステンシルマスクによって、荷電粒子注入時に、荷電粒子の衝突によって被覆した金属膜がスパッタリングされて被処理基板である半導体を汚染する可能性がある。

[0023]

また、ステンシルマスクに金属膜を被覆する工程でシリコン薄膜部に形成した 開口パターンの側壁にも金属膜が付着したり、シリコン薄膜部の片面又は両面に 被覆される金属膜がオーバーハングすることによって、シリコン薄膜部の所定の 開口パターンを狭めてしまう問題が生じてしまう。

[0024]

一方、前述の第2の方法によると、シリコン薄膜部と支持部との間の導電体膜を形成するために複数の工程が必要となり、ステンシルマスクの製造工程が複雑化し、延いては製造コストの増大に繋がる。

[0025]

そこで、本発明は半導体基板の汚染を抑えてチャージアップを低減させるステンシルマスク及びその製造方法を提供することを目的とする。

[0026]

【課題を解決するための手段】

上記課題を解決するために本発明は、第1の領域及び第2の領域を有し、前記第1の領域には選択的に設けられた第1の開口を備えた導電性薄膜と、この導電性薄膜の一方の面の前記第2の領域に対応する領域に形成された絶縁膜と、この絶縁膜を介して前記導電性薄膜の第2の領域に対応する領域に形成された導電性支持部と、前記絶縁膜に選択的に設けられた第2の開口の内部と、前記導電性薄膜又は前記導電性支持部の前記第2の開口に対応する領域に設けられた第3の開口の内部に設けられ、前記導電性薄膜と前記導電性支持部とを電気的に接続する導電部材とを備えたステンシルマスクを提供する。

[0027]

また本発明は、開口部を備えた導電性薄膜と、この導電性薄膜の一方の面に形成し、内部に前記導電性薄膜の一方の面に達する凹部を備えた導電性支持部と、この導電性支持部と前記導電性薄膜との間に形成された絶縁膜と、前記凹部の表面に形成された前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも電気伝導率が高い導電部材とを備えたステンシルマスクを提供する。

[0028]

また本発明は、第1の領域及び第2の領域を有し、前記第1の領域には被処理 基板に粒子又は電磁波を通過させる選択的に設けられた第1の開口と、前記第2 の領域に設けられた第2の開口部とを備えた導電性薄膜と、この導電性薄膜の一 方の面の前記第2の開口部を除く前記第2の領域に対応する領域に形成された絶 縁膜と、前記第2の開口部に埋め込まれた前記導電性薄膜よりも電気伝導率が高 い導電部材と、前記絶縁膜及び前記導電部材の一方の面に形成された導電性支持 部とを備えたステンシルマスクを提供する。

[0029]

また本発明は、所定のパターンを構成する開口部が形成された導電性薄膜と、この導電性薄膜の一方の面の前記開口部の周縁に、所定の距離を離間してそれぞ

れリング状に形成された第1及び第2の絶縁膜と、この第1及び第2の絶縁膜の一方の面にそれぞれリング状に形成された第1及び第2の導電性支持部と、前記導電性薄膜の一方の面であって、前記第1の絶縁膜と前記第2の絶縁膜との間に形成された前記導電性薄膜並びに前記第1及び第2の導電性支持部の個々の電気伝導率よりも電気伝導率が高い第1の導電部材と、前記第2の導電性支持部の側面と対向する前記第1の導電性支持部の側面及び前記第1の導電性支持部の側面と対抗する前記第2の導電性支持部の側面に形成された前記導電性薄膜並びに前記第1及び第2の導電性支持部の個々の電気伝導率よりも電気伝導率が高い第2の導電部材とを備えたステンシルマスクを提供する。

[0030]

また本発明は、所定のパターンを構成する開口部が形成されたシリコン薄膜と、このシリコン薄膜の一方の面の前記開口部の周縁に、所定の距離を離間してそれぞれリング状に形成された第1及び第2の絶縁膜と、この第1及び第2の絶縁膜の一方の面にそれぞれリング状に形成された第1及び第2のシリコン支持部と、前記シリコン薄膜の一方の面であって、前記第1の絶縁膜と前記第2の絶縁膜との間に形成された第1のシリサイドと、前記第2のシリコン支持部の側面と対向する前記第1のシリコン支持部の側面及び前記第1のシリコン支持部の側面と対抗する前記第2のシリコン支持部の側面に形成された第2のシリサイドとを備えたステンシルマスクを提供する。

[0031]

また本発明は、第1の領域及び第2の領域を有した導電性薄膜と、この導電性 薄膜の一方の面の前記第2の領域に対応する領域に形成された絶縁膜と、この絶 縁膜を介して前記導電性薄膜の第2の領域に対応する領域に形成された導電性支 持部と、前記絶縁膜に選択的に設けられた第1の開口の内部と、前記導電性薄膜 又は前記導電性支持部の前記第1の開口に対応する領域に設けられた第2の開口 の内部に設けられ、前記導電性薄膜と前記導電性支持部とを電気的に接続する導 電部材とを備えたマスク形成用基板を提供する。

[0032]

また本発明は、導電性薄膜と、この導電性薄膜の一方の面に形成し、内部に前

記導電性薄膜の一方の面に達する凹部を備えた導電性支持部と、この導電性支持部と前記導電性薄膜との間に形成された絶縁膜と、前記凹部の表面に形成された前記導電性薄膜及び前記導電性支持部の個々の電気伝導率よりも電気伝導性率が高い導電部材とを備えたマスク形成用基板を提供する。

[0033]

また本発明は、開口部とを備えた導電性薄膜と、この導電性薄膜の一方の面の 前記開口部を除く領域に形成された絶縁膜と、前記開口部に埋め込まれた前記導 電性薄膜よりも電気伝導率が高い導電部材と、前記絶縁膜及び前記導電部材の一 方の面に形成された導電性支持部とを備えたマスク形成用基板を提供する。

[0034]

また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第1の領域及び第2の領域を有した薄膜を備えたSOI基板の前記薄膜の第1の領域に所定のパターンを構成する開口部を形成する開口形成工程と、前記薄膜の第1の領域に対応する領域の前記基板を除去し、前記薄膜の第2の領域に対応する領域の一部の前記基板を除去し、支持部を形成する支持部形成工程と、前記支持部形成工程によって露出した前記絶縁膜を除去する絶縁膜除去工程と、前記基板を除去した第2の領域に前記基板及び前記薄膜の個々の電気伝導率より高い導電部材を埋め込む導電部材埋込工程とを備えたステンシルマスクの製造方法を提供する。

[0035]

また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第1及び第2の領域を有した薄膜を備えたSOI基板の前記薄膜の第1の領域に所定のパターンを構成する第1の開口部及び前記薄膜の第2の領域に第2の開口部を形成する開口形成工程と、前記第1の領域に対応する前記基板を除去し、支持部を形成する支持部形成工程と、前記支持部形成工程によって露出した前記絶縁膜を除去する絶縁膜除去工程と、前記薄膜の第2の開口部に前記基板及び薄膜の個々の電気伝導率より高い導電部材を埋め込む工程とを備えたステンシルマスクの製造方法を提供する。

[0036]

また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第1及び第2の領域を有した薄膜を備えたSOI基板の前記基板の前記第2の領域に対応する領域に前記絶縁膜が露出する凹部を形成する凹部形成工程と、前記凹部形成工程によって露出した絶縁膜を除去する絶縁膜除去工程と、前記凹部に前記基板及び前記薄膜の個々の電気伝導率より高い導電部材を埋め込む導電部材埋込工程とを備えたマスク作成用基板の製造方法を提供する。

[0037]

また本発明は、基板と、この基板上に形成された絶縁膜と、この絶縁膜上に形成され、第1及び第2の領域を有した薄膜を備えたSOI基板の前記薄膜の第2の領域に前記絶縁膜が露出する凹部を形成する凹部形成工程と、前記凹部形成工程によって露出した絶縁膜を除去する絶縁膜除去工程と、前記凹部に前記基板及び前記薄膜の個々の電気伝導率より高い導電部材を埋め込む導電部材埋込工程とを備えたマスク作成用基板の製造方法を提供する。

[0038]

上記解決手段によって、電気伝導性の高い導電部材が薄膜と支持部又は支持基板を電気的に接続することができる。したがって、ステンシルマスクを用いて荷電粒子を被処理基板に注入する際、ステンシルマスクで遮断される荷電粒子が長時間蓄積されることはない。また、ステンシルマスクを用いて荷電粒子注入する際、導電部材が外部に現れることがないので、導電部材による被処理基板の汚染を抑えることができる。

[0039]

【発明の実施の形態】

本発明の実施形態について図を用いて説明する。

[0040]

[第1の実施形態] 本発明の第1の実施形態のステンシルマスクを図1に示す。図1(a)は本実施形態のステンシルマスクの断面図であり、図1(b)は本 実施形態のステンシルマスクを裏面から見た平面図である。

[0041]

ステンシルマスク1は、開口パターン7が形成されたシリコン薄膜2と、この

シリコン薄膜2を支持するためシリコンで形成された支持部3が形成されている。シリコン薄膜2と支持部3との間には、絶縁膜であるシリコン酸化膜4が形成されている。

[0042]

また、支持部3の内側は凹部5を有し、この凹部5には電気伝導性の高いタングステン膜6が形成されている。このタングステン膜6はシリコン薄膜2と支持部3とを電気的に導通させている。

[0043]

なお、シリコン薄膜2と支持部3とを導通する金属膜はタングステン膜6に限らず、他の電気伝導性の高い材料であればよい。また、絶縁膜もシリコン酸化膜4に限らない。

[0044]

次に、本実施形態のステンシルマスク1の製造工程について図2を用いて説明 する。

[0045]

図2(a)はSOI基板である。SOI基板は、例えばシリコン基板3に酸素イオンを注入後、高温でアニールする。シリコン基板3の上面から数十から数百 n m深さにシリコン酸化膜4が形成される。このシリコン酸化膜4上にはシリコン薄膜2が形成されている。SOI基板の製法はこれに限らず、貼り合わせ法等の他の製法で形成されても構わない。

[0046]

次に、図2(b)に示すようにシリコン薄膜2上にレジスト(図示せず)を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜2をシリコン酸化膜4が露出するまで異方性エッチングする。シリコン薄膜2に開口部7を形成し、不要になったレジストを除去する。

[0047]

次に、図2(c)に示すようにシリコン基板3の裏面にレジスト(図示せず) を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板3 をKOH等による薬液処理によって、レジストが形成されていないシリコン基板 3の部分をシリコン酸化膜4が露出するまで等方性エッチングして、内側に凹部 5を有した支持部3を形成する。

[0048]

次に、図2(d)に示すように図2(c)の工程によって露出したシリコン酸 化膜4を裏面からフッ酸等による薬液処理によってシリコン酸化膜4を除去する

[0049]

次に、図2(e)に示すように支持部3の凹部5にのみ開口部を有したマスク8を支持部3の裏面に被せて、裏面からスパッタ法によってタングステンを支持部の凹部5に成膜する。よって、タングステン膜6は凹部5の形成によって露出したシリコン薄膜2の裏面並びに凹部5のシリコン酸化膜4及び支持部3の側壁に形成される。なお、タングステン膜6の成膜方法はスパッタ法には限らず、その他の金属成膜方法でも構わない。

[0050]

次に、図2(f)に示すようにタングステン膜6形成後、不要になったマスク を取り除いて、ステンシルマスク1を形成することができる。

[0051]

前述したように電気伝導性の高いタングステン膜6が支持部3とシリコン薄膜2とを接続することによって導通させ、ステンシルマスク1のチャージアップを抑えることができる。

[0052]

また、ステンシルマスクを用いて荷電粒子を半導体基板に注入する場合、半導体基板から所定距離だけ離して位置するステンシルマスクは、図3に示すようにステンシルマスク1の支持部3は静電チャック9を被せて設置される。したがって、タングステン膜6は静電チャックによって覆われて露出することがなく、半導体基板10は汚染される可能性が少ない。

[0053]

また、図4に示すようにタングステン膜6の表面にポリシリコンやアモルファ

スシリコンを成膜し、保護膜11を形成してもよい。半導体基板を汚染する恐れのあるタングステン膜6をポリシリコン11等で覆い被せることによってタングステン膜6の露出を防ぎ、更に半導体基板の汚染を防ぐことができる。

[0054]

また、チャージアップ抑制のためのタングステン膜6はシリコン薄膜の開口部7には接することがないため、開口パターンを狭めるようなこともない。

[0055]

なお、本実施形態のようにタングステン膜 6 等の金属膜を成膜後、熱処理を加えてタングステン膜 6 が接触した部分にシリサイドを形成することによっても本 実施形態と同様の効果を得ることができる。この場合、シリサイド形成後に金属 膜を除去しても構わない。

[0056]

また、タングステン膜6の代わりに別の金属膜をスパッタ法ややCVD(Chemical Vapor Deposition)法で直接堆積しても構わない。また更に熱処理を加えて金属膜をシリサイド化しても構わない。

[0057]

[第2の実施形態] 次に、本発明の第2の実施形態にかかるステンシルマスクについて説明する。本発明の第2の実施形態のステンシルマスクの断面図は前述した第1の実施形態の図1である。

[0058]

本実施形態のステンシルマスク1の製造工程を図5を用いて説明する。

[0059]

図5(a)はシリコン基板3、シリコン酸化膜4及びシリコン薄膜2で構成されたSOI基板である。SOI基板の製造工程は前述した第1の実施形態と同様なので、説明を省略する。

[0060]

次に、図5(b)に示すようにシリコン基板3の裏面にレジストを塗布し、リ ソグラフィー技術でレジスト12をパターン形成する。

[0061]

次に、図5(c)に示すように図5(b)の工程によってパターン形成された レジスト12をマスクとしてシリコン基板3をKOH等による薬液処理によって 、レジスト12が形成されていないシリコン基板3の部分をシリコン酸化膜4が 露出するまで等方性エッチングして、内側に凹部5を有した支持部を形成する。

[0062]

次に、図5(d)に示すように不要になったレジスト12を除去し、図5(c)の工程によって露出したシリコン酸化膜4を裏面からフッ酸等による薬液処理によってシリコン酸化膜4を除去する。

[0063]

次に、図5 (e)に示すようにシリコン基板3の凹部5にのみ開口部を有したマスク8を支持部の裏面に被せて、裏面からスパッタ法によってタングステンをシリコン基板の凹部5に成膜する。よって、タングステン膜6は凹部5の形成によって露出したシリコン薄膜2の裏面並びに凹部5のシリコン酸化膜4及びシリコン基板3の側壁に形成される。なお、タングステン膜8の成膜方法はスパッタ法には限らず、その他の金属成膜方法でも構わない。なお、第1の実施形態と同様に半導体基板の汚染を抑えるためタングステン膜6の表面にポリシリコンやアモルファスシリコン等の保護膜を成膜してもよい。更に、これらのポリシリコン等の成膜はシリコン基板3の凹部5に限らず、シリコン基板3裏面全面に成膜しても構わない。

[0064]

次に、図5(f)に示すようにシリコン薄膜2上にレジスト(図示せず)を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜2をシリコン酸化膜4が露出するまで異方性エッチングする。シリコン薄膜に開口部を形成し、不要になったレジストを除去する。次に、シリコン基板3の裏面にレジスト(図示せず)を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン基板3をシリコン酸化膜4が露出するまでKOH等による薬液処理によって等方性エッチングし、その後不要になったレジストを除去する。次に、露出したシリコン酸化膜4を裏面からフッ酸等による薬液処理によっ

て、シリコン酸化膜4を除去し、ステンシルマスク1を形成する。

[0065]

図5 (e)までの製造工程でシリコン薄膜2とシリコン基板3とを電気伝導性の高いタングステン膜6等の金属膜で導通するように加工した基板を予め用意しておくことによって、ステンシルマスク1の開口パターン7を決定してからのステンシルマスク1の製造時間を短縮化することができる。

[0066]

なお、第1の実施形態と同様にタングステン膜 8 に代えて、シリサイドを形成 してもよい。

[0067]

[第3の実施形態]次に、本発明の第3の実施形態にかかるステンシルマスクについて説明する。本実施形態のステンシルマスクの断面図を図6に示す。

[0.068]

ステンシルマスク13は、開口パターン7が形成されたシリコン薄膜2と、このシリコン薄膜2を支持するためシリコンで形成された支持部3が形成されている。シリコン薄膜2と支持部3との間には、絶縁膜であるシリコン酸化膜4が形成されている。

[[0069]

支持部3の上面は縁部の部分にタングステン膜14によってシリコン薄膜2と 支持部3を導通し、残りの部分はシリコン酸化膜4が形成されている。

[0070]

なお、シリコン薄膜2と支持部3とを導通する金属膜14はタングステン膜に限らず、他の電気伝導性の高い材料であればよい。また、絶縁膜4もシリコン酸化膜に限らない。

[0071]

次に、本実施形態のステンシルマスク13の製造工程を図7を用いて説明する

[0072]

図7(a)は通常の工程で作成されたSOI基板である。SOI基板の製造工

程は前述した第1の実施形態と同様なので、説明を省略する。

[0073]

次に、図7(b)に示すようにシリコン薄膜2上にレジスト(図示せず)を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜2をシリコン酸化膜4が露出するまで異方性エッチングする。シリコン薄膜2に開口部を形成し、不要になったレジストを除去する。このシリコン薄膜の開口部は、被処理基板に荷電粒子を注入するための開口パターン7のみでなく、次の工程で形成される支持部上に位置するシリコン薄膜の部分にも開口部15を形成している。

[0074]

次に、図7(c)に示すようにシリコン基板3の裏面にレジスト(図示せず)を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板3をKOH等による薬液処理によって、レジストが形成されていないシリコン基板3をシリコン酸化膜4が露出するまで等方性エッチングして支持部を形成する。その後、不要になったレジストを除去する。

[0075]

次に、図7(d)に示すように図7(c)の工程によって露出したシリコン酸化膜4を裏面からフッ酸等による薬液処理によってシリコン酸化膜4を除去する

[0076]

次に、図7(e)に示すように支持部3上に位置するシリコン薄膜2の部分の 開口部15のみに開口部17を有したマスク16をシリコン薄膜2の上方に所定 距離を保ち、マスク16の上方からスパッタ法によってシリコン薄膜2の開口部 15にタングステンを成膜する。よってタングステン膜14はシリコン薄膜2の 開口部7,15形成によって露出した支持部3の上面並びにシリコン薄膜2の 口部15のシリコン酸化膜4及びシリコン薄膜2の側壁に形成される。なお、タングステン膜14の成膜方法はスパッタ法には限らず、その他の金属成膜方法で も構わない。

[0077]

次に、図7(f)に示すようにタングステン膜14形成後、不要になったマスク16を取り除いて、ステンシルマスク13を形成することができる。

[0078]

電気伝導性の高いタングステン膜14によってシリコン薄膜2と支持部3とを接続することによって導通させ、ステンシルマスク13のチャージアップを抑えることができる。

[0079]

なお、本実施形態のステンシルマスク13を用いて荷電粒子18を半導体基板17に注入する場合、図8に示すようにタングステン膜14が露出している面は半導体基板17と向かい合っている。したがって、荷電粒子18が注入されても荷電粒子18とタングステン膜14は衝突することがなく、半導体基板17への汚染を抑えることができる。

[0080]

なお、第1の実施形態と同様にタングステン膜14の表面にポリシリコンやア モルファスシリコン等を成膜すると半導体基板17の汚染を更に抑えることがで きる。

[0081]

なお、第1の実施形態と同様にタングステン膜に代えて、シリサイドを形成してもよい。

[0082]

[第4の実施形態] 次に、本発明の第4の実施形態にかかるステンシルマスクについて説明する。本発明の第4の実施形態のステンシルマスクの断面図は図9(f)である。

[0083]

本実施形態のステンシルマスク13の製造工程を図9を用いて説明する。

[0084]

図9(a)はSOI基板である。SOI基板の製造工程は前述した第1の実施 形態と同様なので、説明を省略する。

[0085]

次に、図9(b)に示すようにシリコン薄膜2上にレジスト(図示せず)を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜2をシリコン酸化膜4が露出するまで異方性エッチングする。シリコン薄膜2の縁部に開口部15を形成し、不要になったレジストを除去する。このシリコン薄膜2の開口部15は、ステンシルマスク13の開口パターン7ではなく、シリコン薄膜2と支持部3とを電気伝導性の高い材料で接続するために形成された開口部15である。更に、この開口部15形成によって露出したシリコン酸化膜4をシリコン基板3が露出するまでエッチングする。その後、不要になったレジストを除去する。

[0086]

次に、図9(c)に示すようにシリコン薄膜2上面にCVD法等によってポリシリコン19を成膜する。シリコン薄膜2全面及び図9(b)の工程によって形成した開口部15にポリシリコン19は成膜する。

[0087]

次に、図9(d)に示すようにシリコン薄膜2上にレジスト(図示せず)を塗布し、リソグラフィー技術でレジストをパターン形成後、このパターン形成されたレジストをマスクとしてシリコン薄膜2をシリコン酸化膜4が露出するまで異方性エッチングする。シリコン薄膜2に開口部7を形成し、不要になったレジストを除去する。

[0088]

次に、図9(e)に示すようにシリコン基板3の裏面にレジスト(図示せず)を塗布し、リソグラフィー技術でレジストをパターン形成する。シリコン基板3をKOH等による薬液処理によって、レジストが形成されていないシリコン基板3をシリコン酸化膜4が露出するまで等方性エッチングして支持部を形成する。その後、不要になったレジストを除去する。

[0089]

次に、図9(f)に示すように図9(e)の工程によって露出したシリコン酸化膜4をフッ酸等による薬液処理によってシリコン酸化膜4を除去し、ステンシルマスク13を形成することができる。

[0090]

図9(c)までの製造工程でシリコン薄膜2とシリコン基板3とを電気伝導性の高いポリシリコン19で導通するように加工した基板を予め用意しておくことによって、ステンシルマスクの開口パターン7を決定してからのステンシルマスク13の製造時間を短縮化することができる

なお、シリコン薄膜2と支持部3との電気的接続する材料はポリシリコン19 に限らずアモルファスシリコンやタングステン等の金属であっても構わない。

[0091]

また、図9(c)の工程においてシリコン薄膜2全体にポリシリコン19を成膜したが、これに限らず、シリコン薄膜2の開口部15のみにポリシリコン19を成膜してもよい。

[0092]

なお、第1の実施形態と同様にポリシリコン19に代えて、シリサイドを形成 してもよい。

[0093]

前述した第1乃至第4の実施形態ではシリコン薄膜2と支持部3とを電気伝導性の高いタングステン膜で接続するために、シリコン薄膜2又は支持部3に1つの凹部を設けタングステン膜を埋めこんだ。この凹部は1つに限らず複数であってもよく、また凹部の形状は実施形態に限定されない。

[0094]

また、開口パターン7が形成された薄膜2及びこの薄膜2を支える支持部3はシリコンに限定されず、例えばSiCなどの他の材料を用いても本発明の実施は可能であり、同様の効果を得ることができる。また、薄膜2及び支持部3の間の絶縁膜4はシリコン酸化膜に限定されず、例えばシリコン窒化膜等の他の材料を用いても本発明の実施は可能であり、同様の効果を得ることができる。

[0095]

【発明の効果】

以上詳述したように本発明は、半導体基板の汚染を抑えてチャージアップを低減させるステンシルマスク及びその製造方法を提供することができる。

【図面の簡単な説明】

- 【図1】 本発明の第1の実施形態のステンシルマスクを表わした断面図及び 平面図である。
- 【図2】 本発明の第1の実施形態のステンシルマスクの製造工程を表わした 断面図である。
- 【図3】 注入装置におけるステンシルマスクとステンシルマスクを保持する 静電チャックと被処理基板との位置関係を表わした断面図である。
- 【図4】 本発明の第1の実施形態のステンシルマスクの変形例を表わした断面図である。
- 【図5】 本発明の第2の実施形態のステンシルマスクの製造工程を表わした 断面図である。
- 【図6】 本発明の第3の実施形態のステンシルマスクの一例を表わした断面 図である。
- 【図7】 本発明の第3の実施形態のステンシルマスクの製造工程を表した断面図である。
- 【図8】 注入装置におけるステンシルマスクと被処理基板との位置関係を表わした断面図である。
- 【図9】 本発明の第4の実施形態のステンシルマスクの製造工程を表わした 断面図である。
 - 【図10】 従来技術のステンシルマスクの製造工程を表わした断面図である
- 【図11】 従来技術のステンシルマスクと被処理基板との位置関係を表わした断面図である。


【符号の説明】


- 1, 13・・・ステンシルマスク
- 2・・・シリコン薄膜
- 3・・・支持部(シリコン基板)
- 4・・・シリコン酸化膜(絶縁膜)
- 5・・・開口部(凹部)

- 6,14・・・タングステン膜(金属膜)
- 7・・・開口パターン
- 8, 16・・・マスク
- 8a, 16a・・・マスクの開口部
- 9・・・静電チャック
- 10,17・・・半導体基板(被処理基板)
- 11・・・保護膜
- 12・・・レジスト
- 15・・・開口部 (タングステン埋め込み用凹部)
- 18・・・荷電粒子
- 19・・・ポリシリコン


【書類名】 図面

【図1】







【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】





【図9】




【図10】








【図11】





【書類名】 要約書

【要約】

【課題】 本発明は半導体基板の汚染を抑えてチャージアップを低減させるステンシルマスク及びその製造方法を提供することを目的とする。

【解決手段】 開口パターン7が形成されたシリコン薄膜2はシリコン酸化膜4を介して支持部3で支えられている。支持部3の内側に凹部5が形成され、この凹部5に電気伝導性の高いタングステン膜6を埋め込むことによって、シリコン薄膜2と支持部3とを電気的に接続している。

【選択図】 図1

認定・付加情報

特許出願の番号

特願2002-376214

受付番号

50201971003

書類名

特許願

担当官

第五担当上席

0094

作成日

平成15年 1月 6日

<認定情報・付加情報>

【提出日】

平成14年12月26日

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝